2025 年 7 月 16 日-18日，第五屆 RISC-V 中國(guó)峰會(huì)在上海張江科學(xué)會(huì)堂盛大召開。在這場(chǎng)聚焦 RISC-V 生態(tài)創(chuàng)新與未來發(fā)展的行業(yè)盛會(huì)上，隼瞻科技重磅發(fā)布兩款革新性新品 ——DSA處理器敏捷開發(fā)平臺(tái)ArchitStudio 與 “智翼” 系列端側(cè)AI融合解決方案。兩款產(chǎn)品分別從DSA敏捷開發(fā)與端側(cè)應(yīng)用落地兩個(gè)維度，破解行業(yè)痛點(diǎn)，推動(dòng)DSA處理器設(shè)計(jì)模式與智能終端算力邊界的雙重革新。

DSA處理器敏捷開發(fā)平臺(tái)——ArchitStudio

隨著人工智能、具身機(jī)器人、低空經(jīng)濟(jì)、HPC等領(lǐng)域的發(fā)展，DSA處理器的應(yīng)用場(chǎng)景不斷增加。在追求極致效率與創(chuàng)新的垂直應(yīng)用領(lǐng)域，DSA處理器憑借其卓越的性能功耗比，正成為推動(dòng)技術(shù)革新的核心引擎。然而，傳統(tǒng)DSA處理器的設(shè)計(jì)之路卻布滿荊棘：技術(shù)門檻高不可攀、項(xiàng)目復(fù)雜度指數(shù)級(jí)增長(zhǎng)、設(shè)計(jì)指標(biāo)難以早期評(píng)估、實(shí)現(xiàn)端工作浩如煙海、人力與時(shí)間投入巨大……這些痛點(diǎn)嚴(yán)重阻礙了創(chuàng)新想法的快速落地。

破局時(shí)刻已至！ 隼瞻科技全新發(fā)布的劃時(shí)代解決方案——基于RISC-V架構(gòu)的DSA處理器敏捷開發(fā)平臺(tái) ArchitStudio，不僅僅是一個(gè)工具，更是一個(gè)旨在徹底變革DSA處理器設(shè)計(jì)范式的全棧式平臺(tái)，讓DSA處理器的開發(fā)從此敏捷、高效、觸手可及。

ArchitStudio：從架構(gòu)探索到交付的 “一站式” 智能工廠

ArchitStudio平臺(tái)的核心使命，是將復(fù)雜、冗長(zhǎng)且充滿不確定性的DSA處理器設(shè)計(jì)流程，轉(zhuǎn)變?yōu)楦叨茸詣?dòng)化、智能化的敏捷開發(fā)體驗(yàn)。它集成了隼瞻科技在處理器架構(gòu)、自動(dòng)化工具鏈領(lǐng)域的深厚積累，提供從架構(gòu)探索到產(chǎn)品交付的完整支持：

1.Archit Analyzer

豐富的分析引擎與Profiling性能統(tǒng)計(jì)工具，精準(zhǔn)定位自定義指令集，全方位多層次優(yōu)化PPA指標(biāo)

2.Archit Compiler

強(qiáng)大的RISCAL架構(gòu)描述語(yǔ)言與所見即所得的代碼及組件生成模式，對(duì)架構(gòu)與指令集進(jìn)行精準(zhǔn)描述和編譯，賦能架構(gòu)師與算法工程師從更高的場(chǎng)景及算法及處理器全局角度解決問題

3.Archit Generator

全流程“一鍵式”自動(dòng)化生成引擎，包含RTL源代碼、驗(yàn)證環(huán)境、GCC/LLVM編譯器、軟件工具鏈，及可直接投入使用的RISC-V定制處理器IP包，極大提升DSA處理器性能，同時(shí)將傳統(tǒng)需要數(shù)月甚至數(shù)年的繁重手工編碼與集成工作縮短到數(shù)周時(shí)間，降低人力投入，顯著提升項(xiàng)目交付效率與確定性

為何選擇ArchitStudio？

·極致的DSA性能：通過DSA指令集和架構(gòu)的設(shè)計(jì)，大幅提升處理器的PPA指標(biāo)

·大幅降低門檻： 讓更多領(lǐng)域的工程師能夠參與并主導(dǎo)DSA處理器的設(shè)計(jì)。

·顯著縮短周期： 從架構(gòu)定義到獲得可用的IP包，時(shí)間壓縮數(shù)倍，加速產(chǎn)品上市。

·提升設(shè)計(jì)質(zhì)量： 自動(dòng)化流程減少人為錯(cuò)誤，統(tǒng)一中間表示確保各環(huán)節(jié)一致性。

·早期精準(zhǔn)評(píng)估： 智能探索引擎助力更早、更準(zhǔn)確地評(píng)估PPA設(shè)計(jì)指標(biāo)。

·聚焦核心創(chuàng)新： 設(shè)計(jì)師得以從繁重的底層實(shí)現(xiàn)中解放，專注于最具價(jià)值的架構(gòu)創(chuàng)新和算法優(yōu)化。

·擁抱RISC-V生態(tài)： 基于開放、活力的RISC-V指令集，確保處理器的靈活性和生態(tài)兼容性。

端側(cè)AI融合解決方案——智翼

在人工智能深度重塑產(chǎn)業(yè)格局的當(dāng)下，設(shè)備端側(cè)作為智能落地的 “最后一公里”，正面臨實(shí)時(shí)響應(yīng)、能耗控制、數(shù)據(jù)隱私與成本優(yōu)化的多重挑戰(zhàn)。傳統(tǒng)處理方案在算力天花板、高功耗弊端及定制化適配難題前漸顯乏力。破局之道，在于技術(shù)的深度融合與創(chuàng)新的敏捷迭代。

“智翼”系列端側(cè) AI 融合解決方案以先進(jìn)的RISC-V DSA架構(gòu)為基礎(chǔ)，借助 ArchitStudio處理器敏捷開發(fā)平臺(tái)的強(qiáng)大能力，可快速高效地進(jìn)行處理器定制與優(yōu)化。搭配可靈活定制適配多元模型的NPU模塊，能夠根據(jù)不同應(yīng)用場(chǎng)景和算法，精準(zhǔn)匹配各類 AI 模型，實(shí)現(xiàn)高效的計(jì)算處理。

“智翼”核心：三位一體的DSA架構(gòu)

端側(cè)AI應(yīng)用多樣化特征決定了這是一個(gè)天然的DSA場(chǎng)景，而“智翼”解決方案的核心競(jìng)爭(zhēng)力在于其獨(dú)特的“RISC-V DSA + ArchitStudio敏捷開發(fā)平臺(tái) + NPU陣列” 三位一體架構(gòu)帶來了強(qiáng)大的DSA定制功能，客戶可以根據(jù)不同的應(yīng)用場(chǎng)景和算法需求靈活選擇不同的模塊單元組合：

1.強(qiáng)大且高效的標(biāo)量基礎(chǔ)：覆蓋從超低功耗CPU到高性能多核HPC的完整IP譜系，滿足不同場(chǎng)景需求

2.面向領(lǐng)域的矢量加速：基于ArchitStudio定制開發(fā)，提供應(yīng)對(duì)AI算法快速迭代的靈活性，顯著提升特定矢量運(yùn)算效率

3.高彈性可配置的NPU矩陣計(jì)算單元：

·統(tǒng)一硬件架構(gòu)，從容應(yīng)對(duì)不同 AI 模型的復(fù)雜性要求

·高效的數(shù)據(jù)搬移，有效提高M(jìn)AC利用率

·一鍵式的 AI 模型部署，實(shí)現(xiàn)模型的快速適配與落地

“智翼”優(yōu)勢(shì)：敏捷、高效、定制化

·高度敏捷開發(fā)： ArchitStudio平臺(tái)徹底革新傳統(tǒng)DSA設(shè)計(jì)流程

·極致能效比： 專有架構(gòu)設(shè)計(jì)和深度優(yōu)化，保障在同等算力下實(shí)現(xiàn)極低面積與極小功耗，是電池供電和空間受限設(shè)備的理想選擇

·深度場(chǎng)景定制： 基于RISC-V DSA的CPU/VPU可靈活裁剪、擴(kuò)展，結(jié)合NPU的彈性定制能力，能夠精準(zhǔn)匹配客戶專有場(chǎng)景與核心算法，實(shí)現(xiàn)最優(yōu)性能功耗比

·完善工具鏈與大模型支持： 提供從EDA工具、軟件開發(fā)套件到主流CNN/LLM/VLM模型支持庫(kù)的完整生態(tài)，助力客戶快速產(chǎn)品化

“智翼”藍(lán)圖：全場(chǎng)景覆蓋的算力階梯

“智翼”系列規(guī)劃清晰，覆蓋從輕量級(jí)感知到邊緣推理的廣泛需求：

此次在 RISC-V 中國(guó)峰會(huì)上發(fā)布的“ArchitStudio”與 “智翼” 兩大新品，是隼瞻科技深耕 RISC-V DSA 與端側(cè) AI 融合領(lǐng)域的重要成果。ArchitStudio 變革了 DSA 處理器開發(fā)模式，讓定制化設(shè)計(jì)從 “精英專屬” 走向 “普惠創(chuàng)新”；“智翼” 則突破端側(cè) AI 算力邊界，為多樣化場(chǎng)景提供高效解決方案。

未來，隼瞻科技將攜手生態(tài)伙伴，推動(dòng)兩大產(chǎn)品的規(guī)?；涞?，讓智能因子滲透到生活與產(chǎn)業(yè)的每一個(gè)角落。依托 RISC-V 的開放生態(tài)與持續(xù)技術(shù)創(chuàng)新，隼瞻科技不僅立志成為DSA處理器革命的核心推動(dòng)者，更將在全球科技舞臺(tái)上，書寫中國(guó)創(chuàng)新的新篇章。